BEST AVAILABLE COPY

CLIPPEDIMAGE= JP401093169A

PAT-NO: JP401093169A

DOCUMENT-IDENTIFIER: JP 01093169 A

TITLE: POWER SEMICONDUCTOR ELEMENT

PUBN-DATE: April 12, 1989

INVENTOR-INFORMATION:

NAME

NISHIZAWA, JUNICHI TAMAMUSHI, NAOSHIGE

ASSIGNEE-INFORMATION:

NAME COUNTRY

SEMICONDUCTOR RES FOUND N/A

APPL-NO: JP62250254

APPL-DATE: October 2, 1987

INT-CL (IPC): H01L029/74

US-CL-CURRENT: 257/107

ABSTRACT:

PURPOSE: To shorten turn-off time by a method wherein a short region is planarly sandwiched between or surrounded with anode regions and the pitch between the anode regions is specified.

CONSTITUTION: On a high-resistance semiconductor substrate, p<SP>+</SP> anode

sections 6 and n<SP>+</SP> anode short sections 5 in contact with said p<SP>+</SP> anode sections 6 are formed. An anode section 6 and an anode short

section 5 are short-circuited by an anode electrode 8. An anode short section 5 is planarly sandwiched between or surrounded with anode sections 6. Depletion layers of a width Wp. spreading toward an n<SP>-</SP> high-resistance

07/16/2002, EAST Version: 1.03.0002

layer 4 and dependent upon the diffusion potential between an anode section 6 and the n<SP>-</SP> high-resistance layer 4, connect or are in contact with each other at a location between two anode sections 6, and the pitch L between two anode sections 6 is so set that it will be not more than twice Ln that is the diffusion distance of electrons. This design reduces turn-off time.

COPYRIGHT (C)1989 JPO&Japio

07 16/2002. EAST Version: 1.03.0002

pp 日本国特許庁(JP)

① 特許出願公開

平1-93169 ② 公 開 特 許 公 報 (A)

Mint Ci.

證別記号

庁内整理番号

每公開 平成1年(1989)4月12日

H 01 L 29:74

A-7376-5F C-7376-5F M-7376-5F

N = 7376 = 5 F

審查請求 有

発明の数 1 (全7頁)

桑発明の名称

電力用半導体素子

宣持 頭 昭52-250254

頭 昭62(1987)10月2日 22世

砂発 明 者

望 苕

:巴

宮城県仙台市米ケ袋1丁目6番16号

者 砂発 明

玉

尚 灵 宮城県仙台市角五郎1丁目3番8号

財団法人半導体研究振 の出 願 人

宮城県仙台市川内(番地なし)

與会

明 \$3

- 1、発明の名称 電力用半導体素子
- 2. 特許請求の范囲

畜抵抗半導体基版に対してそれぞれ形成され た第1の導電型のアノード領域と、前記アノー ド領域に頻接した第2の導電型のショーと領域 と、前記アノード領域及びショート領域を短格 するアノード铝板から形成された構造を育する 電力用半導体素子において前記ショート領域は 前記アノード領域によって平面的に決まれるか 囲まれていて、かつ前記アノード領域より高抵 抗半導体基板へ広がる空乏圏が、互いに複数の アノード領域間でつながっていてかつ前記ショ ート領域の前面の高抵抗半導体延長領域を空乏 化するべく、前記複数のアノード領域間の寸法 ピッチを前記アノード領域に対する少数キャリ アの拡散距離の2倍は下となされたことを特徴 医生物调为用温度或有语:

- 腹斑卫证明 计铁线 医黄色医白 化二十二

水発明は、電力用半導体系子に関し、特にS 「サイリスタ、GTO、「GBT、MOSゲー トサイリスタ等のサイリスダ構造を有する※子 のアノード短格構造に工夫を加え、順方向電圧 降下を犠牲にすることなしに、ターンオフ時間 を短縮化レたアノード短格構造を有する半導体 装置に関し、産業上、各種電力変換機器の高周。 波化、高効率化に寄与するものである。

(従来の技術の問題展)

従来サイリスタ構造を基本とする電力用半導 体素子においてはアノード領域近傍の少数キャ リアの蓄積効果によりターンオフ時間の特にテ イル時間が決定されるため、ターンオフ時間の 短略化の手段としてはアノード短略構造の導入 及び、もしくは重金属拡散もしくは放射線照射 による欠陥の導入によるライフタイム制御が行 なわれていた。

《角羽が解決しようとする問題点

しつうに重金電拡散があいは改併度無知によ えびく ア・ビス 女正さ エー・・この間は造線 化されるが、順方向電圧群下が上昇するというトレードオフ関係が存在する。一方、GTOにおいて行なわれることの多いアノード語格路造においては、アノード題格による電子電波の吸いだしの効率を上げるためにアノードの短路率が30%~50%にも達しており、必然的に順方向電圧降下の上昇ももたらしている。

(問題点を解決するための手段)

本発明者うは、アノード 面格構造に静電誘動 効果を積極的に利用する構造を導入することで 順方向電圧峰下 Von とターンオフ時間 toff の間のトレードオフ関係が健来のアノード短格 もしくはライフタイム 例如に 比べ良好でターン オフ時間を一桁以上短縮できることを見出した

(本発明の興要)

本発明はサイリスタ構造を有するデバイス、 例えばGTO、SIサイリスタ、IGBT、M OSゲートサイリスタ等においてアノード側に 短格構造を設け、そのアノード部分と短格部分・

て短格されている。しかも第1因の実施例の場合、n + ショート部分5の接合深さはp + アノード部6に比べ後く形成され、p + ゲート3に快まれたチャンネル部分の直下に形成されている。9はp + ゲートからの空乏質の広がる様子を示している。

本発明のSI形アノードショートとはp+フィードのCn-RuberのB

の固に静電誘導効果によるショート構造を導入 することで、ターンオフ時間に off と順方向電 圧降下 Von との間のトレードオフ関係の良好 な電力用半導体素子を提供するものである。

(実施例)

示されている。第2図(b)はポテンシャル分 布の様子である。p * Ec及びn * Ecはそれ ぞれp + アノード部6とn + ショート部5の伝 導帯を示し、p + E v 及びn + E v はそれぞれ p + アノード部 6 とn + ショート部 5 の充粛帯 を示している。第2図(a)で未印はn + ショ ート部分前面のポテンシャルバリャの鞍部点を 示している。第2因(b)において実ねから点 ねになるに従って、サイリスタがターンオフし ていく様子を示している。 隣り合う p + アノー ド部分6によってn - チャンネル部分が空乏化 され、その空乏層が接するか、完全につながっ た構造となっているため電子が最も蓄積されや すい位置はG * よりもn ~ 層の内閣にあること が第2図(b)よりわかる。G*点に対する電 子のパリヤ高さを ひゃ とし、一方り ナアノー ド部 6 からn ~ 層へ向けて注入される正孔のバ リャ高さを Vptとすると、Zept > Vnt で あることが容易にわかる。従って、2ºnº を堪

える電子がりたショート部5へ発出すると、オ

テンシャルは点段のように変化し、0 + アノー ド那6の正孔に対するポテンシャルも点線のよ うに上昇することがわかる。即ち、わずかの電 子がりナショート部5へ流出するだけで圧倒的 に多数の正孔注入を企めることができる構造と なっている。ターンオフして行くときのアノー ド朝ファク動作での利母 Goff は近似的に G off = 1/2 PA . 3x3 3 (24p# - 24x#) で表すことができる。ここで ひん、ひp は流出 する電子、注入される正孔の速度、a * はポテ ンシャルに蓄積された電子密度、10人 は2 * ア ノード部分の不純物密度である。Si形アノー ドショート構造では電子は2次元的にの + ショ - ト部に集められるから V+n ◆ の変化も大きく 、その分だけ ひゅずの変化も大きい。従ってタ ーンオフゲインが高く、正孔注入を止めやすく 、ティル時間も短縮され、ターオフ時間しoff と順方向客圧降下V on との間のトレードオフ の良好な電力用半導体素子が得られるわけであ

してGTOの場合にはカソード側に比べSI形 アノードショートを導入すればアノード側は寸 法ピッチは微細になるであろう。しかし、GT 〇においても本発明のSI形アノードショート は有効である。

本発明の実施例は、埋め込みゲート形SIサイリスクに限らず、平面形SIサイリスクであってもよい。もちろん接合形のみならずMOS形であってもよい。またGTO、IGBT、MCT等においても有効である。

。あるいはp ** (6) n ** (4) 接合間の拡敗 電位によって広がる空乏磨幅W p によって 茶子 のアノード 関の n ** 層が空乏化されていること が望ましい。

本発明はSi に限るものではなく、Ga As 、In Pあるいはヘテロ接合を含む他の半導体、 材料を用いてもよいことはもちろんである。 (発明の効果)

本発明のSI形アノードショートの効果を調べるため第3回に示すA~Fの6種類の構造の 涤子を試作しターンオフ時間で off と順方向電圧降下Von のトレードオフ関係を調べた。第3回の素子はすべて同一越版(厚さ350μm、低抗率2000・cm)を使用し、電流定格10A級素子、耐圧1200V級として比較した

toff は10%~90%ととして定義している。第3回において第3回(a) A 構造は本発 用によるSI形アノードショートを示し、特に ゝ T シェート等5はチェンキンの百円に配置さ れている例である。9 + ゲート3のピッチは3 3 U ¶ である。従って D ⁺ アノード 6 も 3 3 U ■ ピッチで配置されている。 🤉 ヤノード6の 深さは約13 u m ~15 u m 、n + ショート5 の混さは3 4 m ~ 6 4 e である。第3回(b) B構造は第3図(a)でn[→]ショート部5を入 れない例、第3回(0) C関連はりず アノード らが互いに両調から接し、a * ショーへ部ちの 前面にコペース部分が存在する層である。第3 図 (t) D 構造は再3 図 (c) で n [†] ショート 部5の拡散を行なわない波形構造例、第3回(e) E構造は従来形アノード構造列であり、第 3 図(「) F構造はカソードストライプ方向に 3 木アノードショート 即分が 約 1 5 0 μ ¶ ピッ チで入っている例である。第3図(a)A構造 の本発明に対し、第3回(り)乃至(「)のB 乃至F構造との比較としてターンオフ時間しoff と、順方向電圧降下V on のトレードオフを調 べた結果を第4図に示す。第4図中にA乃至F の構造上の差を(○、△、□、●、▲、■)の

SINアノードショート協造による1200 Vー10A級素子でオフ庭界電圧上昇率セルバ dt耐量を調べた所、第5回に示すように950 OV/μs まで確認されている。第5回にはゲート外付け低抗RGとゲート・カソード間バイアスVGK を変化させてd プレノdt簡をブロットしたものであり、測定方法は第5回中に示されるようにGTOにおける方法と同様に行なった


。本発明によるSI形アノードショート構造に よって、ターンオフ時間 toff と順方向電圧降 下V on のトレードオフの良好なSIサイリス タが得られることが埋め込みゲート構造で確認 されたが、構造的にはこれに限るものではなく 、平面ゲート形、切り込みゲート形、MISゲ - 形のSIサイリスタであっても同様であり、 また他のGTO、IGBT、MCTにおいても 同様の考え方をアノードショートに適用すれば 、充分な効果が期待されることは明らかである 。平面的な配置が重要であるが、チャンネルに 正確に投影されている必要はなく、キャリアの 走行時間による横方向の広がり分程度の余裕は 存在する。p ヤ アノード間ピッチが2Ln 以下 従ってり†ショート間のピッチも2しん以下に 配置され、p ⁺ アノード間に空乏層が接するか 、完全に重なり合うようになされ、n + ショー ト部分前面にポテンシャルパリャが存在するよ うに寸法、及び不顧物密度が選ばれていればよ い。 西風疾費をかて しょしたが、さて であって

もよく、アノード近傍だけり T 形となっていて も上記ポテンシャルバリヤが形成されていれば 前述の如き同様の動作が期待されるため、ター ンオフ時間が短縮され、しかもターンオフ時に 正孔注入が阻止されやすいためテイル電流も低 減化される。本発明のアノードショート構造を 適用し、さらにAu、Pt、Fe 等の重金 風拡 な、あるいは電子線、プロトン等のライフをある。


本発明は、埋め込みゲート形SIサイリスタ信 でその効果が確認されたが、他のサイリスタ信 造を有する取力用半導体素子にも適用でほのの工業的価値は極めて高い。小電力・低周ななら オッチングレギュレータ等への応用のみなら す、100k Hzv~数MHz まであ効率体素子 することが期待できることから、中電力・電力 の方針にも適用可能であり、その工業的価値は カッシックラック。


4. 図面の簡単な説明

1 … カソード電極、 2 … n ² 形 エピタキシャル 成長圏、 3 … ゲート領域、 4 … 高抵抗層、 5 … n [†] アノードショート部、 6 … p † アノード部 、 7 … カソード電極、 8 … アノード電極、 1 2 … ゲート電極





33 1 🖾





4 3 m





昭和63年1月19日

特許庁長官 小川邦 夫 殿

- 事件の表示 昭和62年特許顯第25025
 4 号
- 2. 発明の名称 電力用半導体系子
- 3. 雑正をする者

市件との関係 特許出願人

住 所 宮城県仙台市川内(番地なし)

氏名 財団法人半導体研究监資金流程

4. 補正命令の日付(発送日) 昭和62年12月22日

5. 補正の対象

「明柳書の発明の詳細な説明の質」


「図面(第3図(雑正))」

6. 補正の内容 別紙の通り





- 1. 本願明細書第10頁第10行記載の「第3図 に」を「第3図(a)乃至(f)に」と補正する。
- 2. 図面第3図を添付図面の如く補正する。



3 3 m